FPGA 第2页

文章目录 前言 Verilog中的编写注意事项 大小写敏感 Verilog中的关键字 范围定义的正确使用 不要省略begin与end 注释中斜杠的方向 编译指令中的前导符号 混用阻塞和非阻塞赋值的危害 仿真雷区 阻塞赋值顺序 敏感量表缺失 仿真死循环 少用生僻语句 前言 Verilog中的编写注意事项 大小写敏感 Verilog是一种case sensitive的语言，即敏感大小写。例如以下几个变...

特别声明： 版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。

  • <a target=甘特图怎么制作更方便？甘特图制作方法" title="甘特图怎么制作更方便？甘特图制作方法" width="200" height="150">

    [置顶]甘特图怎么制作更方便？甘特图制作方法

    甘特图 •2025-03-31

    本文关于甘特图怎么制作更方便？甘特图制作方法。其实现在制作甘特图的方式有多种多样，可以直接使用表格的方式来制作，或者是使用一些线上工具来制作甘特图都是可以的。今天针对于甘特图制作方式给大家详细的分享一...

    数据分析 甘特图制作 甘特图 甘特图工具
  • <a target=OKR的实施标准步骤是什么？成功实施落地OKR的要点" title="OKR的实施标准步骤是什么？成功实施落地OKR的要点" width="200" height="150">

    [置顶]OKR的实施标准步骤是什么？成功实施落地OKR的要点

    OKR管理 •2025-03-31

    本文关于okr的实施标准步骤是什么？成功实施落地OKR的要点。其实有关于Okr工作法，相信很多人都有一定的了解。OKR定义为一个重要的思维框架和一个发展中的学科，旨在确保员工一起工作，并专注于做出可衡...

    OKR OKR系统 okr管理
  • <a target=FPGA之道（37）Verilog中的编写注意事项" title="FPGA之道（37）Verilog中的编写注意事项" width="200" height="150">

    FPGA之道（37）Verilog中的编写注意事项

    所有内容 •2025-03-31

    文章目录 前言 Verilog中的编写注意事项 大小写敏感 Verilog中的关键字 范围定义的正确使用 不要省略begin与end 注释中斜杠的方向 编译指令中的前导符号 混用阻塞和非阻塞赋值的危害...

    FPGA
  • <a target=FPGA从Xilinx的7系列学起（2）" title="FPGA从Xilinx的7系列学起（2）" width="200" height="150">

    FPGA从Xilinx的7系列学起（2）

    所有内容 •2025-03-31

    1. 最基本的CLB CLB是FPGA最最基本的单元，不能说是类似于质子和中子的概念，但也至少是原子和分子的概念了。如果是最根本的单元都无法能够很好的理解，那么其实很多FPGA的原理还是停留在一个写写...

    FPGA Xilinx
  • 【SoC <a target=FPGA学习】八、从零开始体验一把为 HPS 添加外设，以 UART 外设为例" title="【SoC FPGA学习】八、从零开始体验一把为 HPS 添加外设，以 UART 外设为例" width="200" height="150">

    【SoC FPGA学习】八、从零开始体验一把为 HPS 添加外设，以 UART 外设为例

    所有内容 •2025-03-31

    在本系列教程中 《【SoC FPGA学习】二、SoC FPGA硬件初探，基础扫盲 》一节中的2.5小结简单介绍了一下 SOC FPGA添加timer外设的方法，但是此外设并没有实际的引出脚，并且在那篇...

    FPGA 学习
  • 【 <a target=FPGA 】SMAC（脉动型乘累加结构）FIR滤波器总结" title="【 FPGA 】SMAC（脉动型乘累加结构）FIR滤波器总结" width="200" height="150">

    【 FPGA 】SMAC（脉动型乘累加结构）FIR滤波器总结

    所有内容 •2025-03-31

    先贴出来传统的FIR滤波器实现结构作为后面的对比： 传统的FIR滤波器的实现结构： （【 FPGA 】FIR滤波器开篇之传统抽头延迟线FIR滤波器实现介绍） 图1 实现公式如下： 上面贴出的博文也说了...

    FPGA SMAC
  • <a target=FPGA从Xilinx的7系列学起（6）" title="FPGA从Xilinx的7系列学起（6）" width="200" height="150">

    FPGA从Xilinx的7系列学起（6）

    所有内容 •2025-03-31

    用户必须要认识到，学习一下技巧可以让更多的逻辑放在更少的Slice中，使工具能够达到既实现设计时序要求又满足用户对功耗的要求。而现在很多用户缺乏代码编写的想法，编写出一个有时序问题的设计。为了满足要求...

    FPGA Xilinx
  • <a target=FPGA从Xilinx 的7系列学起（1）" title="FPGA从Xilinx 的7系列学起（1）" width="200" height="150">

    FPGA从Xilinx 的7系列学起（1）

    所有内容 •2025-03-31

    FPGA进入到一个工艺越来越牛的境界，很多人在学习FPGA的时候还在墨守陈规的从Spartan3学起，还是在ISE开始着手，总是觉得工艺是类似的，方法也是类似的。在和很多工程师一起讨论的时候，就明确的...

    FPGA Xilinx
  • 【SoC <a target=FPGA学习】二、SoC FPGA硬件初探，基础扫盲" title="【SoC FPGA学习】二、SoC FPGA硬件初探，基础扫盲" width="200" height="150">

    【SoC FPGA学习】二、SoC FPGA硬件初探，基础扫盲

    所有内容 •2025-03-31

    一、SOC FPGA基础介绍 SOPC介绍 SOC FPGA之前的产品，软核ARM处理器（FPGA制作的处理器，占用FPGA资源，主频较低，但是可以释放该资源） NIOS II + FPGA通过Ava...

    FPGA 学习
  • 【 <a target=FPGA 】超声波测距小实验（三）回响脉宽计数之均值滤波" title="【 FPGA 】超声波测距小实验（三）回响脉宽计数之均值滤波" width="200" height="150">

    【 FPGA 】超声波测距小实验（三）回响脉宽计数之均值滤波

    所有内容 •2025-03-31

    这是小实验还是接着上个小实验的：超声波测距小实验（一） 数码管显示回响信号脉冲宽度 先说说实验的要求： 超声波测距回响脉宽计数之均值滤波处理，每100ms产生1个超声波测距模块所需的10us高脉冲激励...

    FPGA 超声波测距
  • FPGA的设计艺术（14）使用函数和任务提升逻辑的可重用性（fpga的设计方法）

    FPGA的设计艺术（14）使用函数和任务提升逻辑的可重用性（fpga的设计方法）

    所有内容 •2022-05-30

    前言 提到函数与任务，很多已从业的逻辑设计人员甚至都会对此陌生，听过是听过，但是很少用过。 与大多数编程语言一样，我们应该尝试使尽可能多的Verilog代码可重用。这使我们能够减少将来项目的开发时间，...

    FPGA 设计 艺术
  • 【FPGA】Buffer专题介绍（一）

    【FPGA】Buffer专题介绍（一）

    所有内容 •2022-05-30

    目录 背景 BUFG BUFGCE BUFGCE_1 BUFGMUX and BUFGMUX_1 BUFGP BUFH BUFIO2 BUFIO2FB 背景 在数据手册 Spartan-6 Libra...

    FPGA Buffer 专题

热门文章