串扰与哪些因素有关?

网友投稿 965 2023-04-25

串扰与哪些因素有关?

串扰是怎么产生的

串扰可以分成两部分,一部分与信号传输方向相同,传至接收端方向,我们把它叫做远端串扰或者前向串扰。另一部分与信号传输方向相反,传至发送端方向,我们把它叫做近端串扰或者后向串扰。

近端串扰和远端串扰波形

串扰与哪些因素有关?

知道了串扰是怎么产生的,我们就可以明白哪些设计会影响串扰。影响串扰的设计因素主要有以下几个方面:

线间距:信号路径之间的距离越近,串扰越明显,随着线间距的增大,无论是近端还是远端串扰都将减小,当线间距大于等于线宽的3倍时串扰已经很小。三倍线宽是工程师们信心的来源,在三倍线宽条件下,串扰基本可以忽略。

信号变化程度:信号瞬间变化会带来明显磁场效应。信号的上升沿/下降沿越陡峭,串扰越明显。

介质层厚度:这里的介质厚度是指信号到参考层距离。介质层厚度的变化会导致串扰的变化。一般情况下,介质层厚度越小,串扰越小。

串扰与哪些因素有关?

串扰的指标

PCIe5.0近端串扰和远端串扰定义

下图是PCIe5.0规范对近端串扰和远端串扰集成串扰噪声的计算公式:

PCIe5.0 ICN计算公式

下图是PCIe5.0规范对近端串扰和远端串扰的要求:

PCIe5.0 近端串扰和远端串扰的要求

既然串扰总线中对串扰有明确的要求,那么就需要在产品设计中特意的去优化设计并减小串扰。如何减小串扰有很多现成的经验法则,但是每一条经验法则都有其特定的应用场景,比如一个非常小的电子产品,布线设计原本就很拥挤,这个时候就不能再要求设计工程师在布线设计时满足信号传输线距离其它的传输线达到3H原则(H是指传输线到参考层的距离)。一般建议工程师针对当前状况,结合规范和系统的要求对设计进行仿真。

在分析串扰时,仿真是一种常用的手段。串扰的仿真又分为定性的仿真分析和定量的仿真分析。定性仿真分析主要是针对某一个特定的拓扑结构,分析某一因素或者某几个因素对串扰大小的影响,分析的是变化的趋势。定量仿真分析,就是针对特定的物理结构、模型以及激励源等分析串扰的大小以及对受害端的影响。

串扰仿真简化的拓扑结构如下图所示:

串扰仿真拓扑结构

串扰批量仿真拓扑结构

运行仿真后获得远端串扰和近端串扰的波形曲线,如下图所示:

左图为近端串扰,右图为远端串扰。

左图为近端串扰,右图为远端串扰。使用微带线时,随着传输线的耦合间距增加,不管是近端串扰还是远端串扰,幅值都在变小。

针对其它影响的因素,大家可以按照此方式进行仿真对比。

分析PCB的串扰特性,可以使用电磁场分析软件,比如SIPro、Momentum或者EMPro获取S参数,因为S参数中包含了传输线每一个端口的串扰信息,通过S参数就可以分析到PCB的串扰大小。

以一对差分传输线为例,如下图所示,显然P1 P4为远端串扰,P1 P3为近端串扰。

PCB传输线结构

这个PCB结构为带状线的,仿真后可以获得一个4端口的S参数,串扰曲线如下图所示:

串扰S参数曲线

从上图可以看出,远端串扰S(4,1)比较低,近端串扰S(3,1)稍微比较高一些。这些分析的都是单一攻击端对受害线的影响分析。如果需要考虑所有相关的攻击线对受害线的影响,则需要根据规范的要求计算出总的近端串扰和远端串扰。如下图所示为近端串扰总和远端串扰总和曲线:

如果是仿真分析连接器或者线缆之类的产品,则需要使用EMPro进行三维电磁场仿真出S参数,并分析串扰。

SIPro 仿真串扰的结果

在ADS S-Parameter Toolkit中

查看多端口S参数的串扰

ICN的仿真

ICN的仿真是后期发展而来的一个指标参数,一般规范里面定义的都是频域的指标,ICN就是一个时域的指标。计算ICN的时候需要使用到近端串扰和远端串扰的S参数。仿真的原理图如下图所示:

ICN仿真拓扑结构

如下是ICN仿真计算的结果:

ICN_LR1ICN_NX_LR1ICN_FX_LR1

2.7700.6962.681

ICN 结果

串扰的测量?

仿真只是设计过程中减少串扰的一种手段,在系统产品设计过程中,很少单纯的对串扰进行测试,但是对于器件,比如PCB、连接器、线缆等就需要测试串扰的大小。

串扰测试与其它信号完整性的测试一样,测试分为有源测试和无源测试,一般有源测试时会受很多因素的影响,很难分离出单纯的串扰结果,所以测试串扰时一般使用4端口或者多端口的网络分析仪(可以配置PLTS)测试获得S参数,通过S参数分析串扰特性。如下图所示:

串扰测试和测试结果

如何减小串扰

尽量减短传输线之间的耦合长度,尽量保证在耦合饱和长度之内。

尽量增加传输线之间的耦合距离,能保证3H(H表示传输线到参考层的距离)的规则更好。

在满足信号完整性的前提下,尽量使信号的边沿时间不要过于陡峭,减缓上升的速度。

在PCB设计中,对于耦合长度比较长的高速传输线,尽量布到内层的带状线层,可以大大地减少远端串扰。当耦合距离比较短时,可以布线到微带线层,这样可以减少过孔带来的影响。

在满足工艺要求的情况下,信号层尽量靠近参考层。

在PCB设计中,当相邻层都是信号层时,布线尽量避免相邻层平行布线。最好做到垂直布线,使串扰最小化。

尽量要满足传输链路的阻抗匹配。

在空间足够大的情况下,可以考虑给高速信号线加屏蔽地,屏蔽地上要有适当的地孔。

高速传输线尽量不要布到PCB板的边缘,最好保证达到信号到参考层的距离的20H以上。

总结

版权声明:本文内容由网络用户投稿,版权归原作者所有,本站不拥有其著作权,亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容,请联系我们jiasou666@gmail.com 处理,核实后本网站将在24小时内删除侵权内容。

上一篇:CTP技术的概念、优劣势及发展前景
下一篇:2018年我国智能硬件产值或达5000亿 细分趋势明显
相关文章